Abstract FR:

L'objectif de cette these est le developpement d'une maquette logicielle d'analyse de testabilite de cartes et mcm (multichip module) fortement numeriques chez dassault electronique. Une etude bibliographique sur le domaine de la testabilite presente les differentes methodes d'evaluation et d'analyse de testabilite ainsi que les ressources materielles exploitables pour rendre plus facilement testables les cartes et mcm. Ensuite, le contexte industriel du test chez dassault electronique met en evidence le besoin justifiant ce travail de recherche et developpement. Les contraintes specifiques des cartes et mcm industriels vis a vis de leurs tests sont introduites a ce niveau. La methodologie proposee pour realiser une analyse de testabilite automatique est detaillee. Elle utilise une modelisation de cartes/mcm composee d'informations qualitatives. Ceci permet notamment de s'affranchir des difficultes inherentes a la modelisation des composants complexes (microprocesseur, fpga,. . . ). Des algorithmes et des regles de testabilite sont appliques sur cette modelisation. Ces regles de testabilite formalisent et capitalisent l'experience et le savoir-faire de l'expert de testabilite. Le principe general de fonctionnement de l'outil est l'interactivite avec l'expert qui valide/propose des hypotheses de testabilite pendant l'analyse. Le prototype a ete experimente sur une carte industrielle. Les resultats d'analyse fournis par l'outil convergent avec ceux de l'expert. Les performances en temps cpu s'averent satisfaisantes et encourageantes pour realiser une analyse de testabilite de cartes et mcm complexes (50 a 100 composants de 200 broches par exemple). Des developpements futurs, concernant de nouvelles regles de testabilite ainsi que des elements supplementaires de testabilite, permettront d'obtenir un outil d'aide efficace pour l'expert de testabilite durant son travail.