Abstract FR:

Dans le contexte du developpement du coprocesseur lisp koala et dans le but d'ameliorer les performances des processeurs cisc, de nouveaux concepts materiels et logiciels sont explores, analyses et mis en uvre. La microprogrammation des machines cisc habituelles repose sur l'existence de deux types de memoire: une memoire principale de grande capacite mais lente et une memoire de controle rapide mais de faible capacite. Dans cette configuration materielle, l'emulation des instructions de la memoire principale par des sequences de microinstructions rangees dans la memoire de controle introduit un niveau d'execution intermediaire entre l'utilisateur et la machine de bas niveau. Actuellement les differences de vitesse et de capacite entre memoires principale et de controle n'existent plus. Des comparaisons entre differents modes de fonctionnement du coprocesseur lisp koala concu a l'origine sur le modele cisc ont impose le choix d'un modele d'execution sans niveau intermediaire. Dans ce modele, la memoire de controle est abandonnee, ce qui libere de la place sur le processeur pour implanter des circuits ameliorant considerablement les performances de ce dernier (pipe-line, memoire cache. . . ). C'est cette approche qui, depuis, a contribue au succes des machines risc. Ces modifications architecturales sont renforcees au niveau logiciel par des outils de compilation qui produisent directement du microcode a partir de programmes ecrits dans les langages evolues c et lisp. De plus, au-dela des optimisations habituelles du code des langages evolues, des algorithmes de compaction de microcode permettent de reduire la longueur des microprogrammes et d'obtenir ainsi des performances accrues. Une machine a mots longs sans memoire de controle, plus efficace que son homologue cisc a ainsi ete definie. Tout comme les processeurs risc, elle permet d'atteindre la vitesse d'execution limite proche de l'instruction par cycle-machine visee par toutes les machines monoprocesseurs actuelles