Abstract FR:

Avec l'intégration croissante des circuits, on assiste à une complexification de la synthèse due non seulement à l'aspect combinatoire de ses problèmes mais aussi à la nature de leurs fonctions de cout (temps d'exécution, consommation. . . ) Qui dépend de critères de plus en plus nombreux. Les techniques classiques telles que la programmation en nombre entiers ne sont pas adaptées à ces nouveaux problèmes de Cao. D'où notre intérêt pour la programmation par contraintes qui est une nouvelle approche de résolution de problèmes difficiles, permettant d'une part une expressivité suffisante pour une modélisation compacte de problèmes et d'autre part, une meilleure efficacité dans la résolution. Dans les technologies supérieurs a 1 m, le retard est essentiellement dû au temps de propagation dans les portes, alors que dans les technologies submicroniques, les interconnexions sont les principales responsables du retard. Cette inversion de tendance remet en cause les méthodes de conception utilisées et rend le problème d'interdépendance entre les taches d'allocation des interconnexions et de placement-routage de plus en plus gênant. Pour remédier à ce problème d'interdépendance, nous avons proposé deux approches complémentaires basées sur le floorplanning oriente communications. Celui-ci s'effectue avant l'allocation d'interconnexions et a pour objet de placer des composants selon leurs communications. L'allocation d'interconnexions peut donc réduire le temps de cycle d'horloge en prenant en compte la longueur des bus. Dans la première approche, le floorplanning oriente communications n'est utilisé que pour estimer la longueur des bus. Le placement final des composants s'établira à un niveau inférieur du processus de synthèse. Dans la seconde approche, le floorplanning oriente communications est considère comme un placement définitif au niveau architectural de la synthèse.