Abstract FR:

Le traitement d'images en temps réel nécessite de forte puissance de calcul, mais aussi de grandes quantités mémorisées, de grande quantité de données et d'échanger a haut débit entre les différents operateurs. Ces performances ne peuvent être atteintes que par l'utilisation des circuits asic (application specific integrated circuits) qui se situent souvent aux limites de la bande passante technologique. L'optimisation de leur architecture revet donc une importante capitale, pour obtenir des performances en surface, vitesse et consommation réalistes. Deux applications étudiées dans le laboratoire ont été choisies comme illustration, et le travail de cette thèse a servi pour choisir les solutions retenues sur quelques problèmes concrets. Un circuit de ligne a retard programmable a été conçu pour tort, il est de support aux études d'opérateur de mémorisation. Une étude comparée des solutions en ram et registre a été effectuée. Des solutions architecturales nouvelles ont été appliquées pour obtenir une structure a registre de faible surface et faible consommation. Le circuit de transformée en cosinus (dct) a été le support de deux études que l'on peut ranger dans le cadre du problème de l'acheminement de données. Le formatage de données est présent, et il a été implante en l'état dans le circuit dct. Une solution originale pour la transposition de données est enfin présentée. Cette solution qui donnait de bonne performance n'a pas été retenue au final au profit d'une solution ram plus versatile. Le travail présente apporte donc aux contributions au problème de l'implantation à hautes performances d'opérateur d'acheminement de données dans des circuits vlsi.