thesis

Etude et evaluation d'une nouvelle strategie de developpement de circuits integres vlsi

Defense date:

Jan. 1, 1993

Edit

Disciplines:

Directors:

Abstract EN:

Pas de résumé disponible.

Abstract FR:

Le but de cette these est d'evaluer, sur le processus de developpement des circuits a tres haute integration, l'impact induit par l'introduction des outils de synthese. Suite a l'etude approfondie du processus de developpement des circuits integres et des algorithmes utilises dans le cadre de la synthese, l'optimisation d'un processeur risc (reduced instruction set computer) r3000 nous sert de base pour valider une strategie de developpement des circuits integres vlsi incluant les outils de synthese. Les criteres d'optimisation retenus sont un gain en vitesse, en surface et en consommation des elements les plus critiques au sein de ce circuit. Pour valider une telle etude, nous avons choisi un cas concret, le processeur r3000 de la societe siemens ag. Nous avons utilise des outils logiciels de la societe mentor graphics comprenant un programme de synthese (autologic). Les reseaux de logique programmable (pla) internes au processeur r3000 ont ete optimises en les convertissant en structures a base de logique statique. Les pla ont ete decrites en langage vhdl, synthetises, optimisees et cartographiees dans la bibliotheque cible scoe advancell e de la societe siemens ag. Nous avons essaye de determiner la meilleure combinaison entre la definition du code vhdl definissant chaque reseau de logique programmable, le choix des algorithmes de synthese et d'optimisation utilises et la definition de la bibliotheque de cellules dans laquelle le circuit est cartographie (targeting). Pour garantir les resultats, nous sommes partis de pla definies dans une technologie a 0,8 m de largeur minimum de canal et nous avons synthetise les memes circuits dans une bibliotheque d'elements logiques bases sur la meme technologie (process). Lorsque tous les parametres sont judicieusement determines, pour certaines pla le gain en vitesse peut etre de 300% tout en conservant une surface de circuit equivalente ou inferieure. La validite du developpement des circuits integres a l'aide des outils de synthese avec la strategie que nous avons developpee, est donc clairement demontree