Abstract FR:

Apres un rappel des proprietes des transistors tbh, nous presentons d'une part l'evaluation des performances et l'optimisation de la logique cml-ecl, et d'autre part les regles de dessin et la methodologie d'implantation qui ont ete definies pour la realisation d'un diviseur par deux. Nous presentons une bibliotheque de circuits definie pour evaluer les performances (vitesse, puissance dissipee, surface) de circuits msi (diviseurs, multiplexeurs, demultiplexeurs. . . ). Nous evaluons les performances dynamiques des portes cml-ecl en fonction des parametres technologiques, pour comparer les performances presentes et l'evolution previsible des performances futures des technologies bipolaires silicium et gaas/gaalas