Abstract FR:

Cette these se situe dans le cadre de la synthese logique des circuits integres vlsi. Elle propose d'une part une methode de projection structurelle sur cellules complexes qui transforme une description comportementale en une interconnexion de cellules generees selon les besoins par un compilateur de cellules. Elle presente d'autre part une methode d'optimisation des performances temporelles des reseaux de cellules. Les techniques classiques de projection structurelle utilisent une bibliotheque de cellules precaracterisees. De maniere a s'affranchir du developpement de telles bibliotheques et afin de pouvoir utiliser un nombre important de cellules, la technique proposee consiste a decouper le reseau booleen en un ensemble optimal de cellules faisables par le compilateur tout en respectant une contrainte d'empilement des transistors et un mode d'optimisation imposes par l'utilisateur. La technique d'optimisation des reseaux de cellules s'appuie sur une analyse temporelle precise et a l'originalite d'allier des methodes d'insertion de portes de puissance et d'insertion d'amplificateurs en deux phases distinctes ce qui permet de minimiser la surface active ajoutee et d'obtenir de tres bonnes performances temporelles. Des prototypes logiciels ont ete developpes pour valider les approches presentees et les resultats experimentaux obtenus montrent que ces approches sont competitives par rapport aux methodes classiques