Abstract FR:

Le premier chapitre d'introduction decrit l'etat de l'art dans le domaine des algorithmes-cables elementaires utilises dans l'arithmetique flottante. Nous y presentons une classification architecturale des coprocesseurs arithmetiques en virgule flottante. A partir d'une comparaison de trois standards de virgule flottante orientes vers les systemes bases sur microprocesseurs: ieee-p754, vax-dec, et hewlett-packard, le deuxieme chapitre explique le choix de l'architecture externe de coprocesseur. Le troisieme chapitre presente l'architecture interne microprogrammee et l'organisation du coprocesseur developpe dans l'etude, nommee fpu-ip6. Dans le quatrieme chapitre, nous proposons une nouvelle methode pour le developpement des microprogrammes. La cle de la methode est la visualisation de la separation des phases de planification et d'implantation. Le cinquieme chapitre presente les microprogrammes developpes pour notre coprocesseur. Nous analysons les differents micro-algorithmes selon le type d'instruction (e/s, arith, etc) et la precision (simple, double). L'organisation de l'espace de la micromemoire est presentee. Le sixieme chapitre decrit l'etude realisee pour l'integration du coprocesseur dans le compilateur c et le systeme unix de la machine sm90.