Abstract FR:

L'evolution constante des performances des processeurs au cours de ces dernieres annees rend indispensable l'utilisation d'un niveau de cache, afin de filtrer le transfert des donnees entre la memoire centrale et les unites d'execution. La memoire contenue dans ce cache doit avoir un cycle de fonctionnement plus petit que le cycle machine. La technologie bicmos parait etre une bonne solution pour realiser cette partie critique du cache, car elle permet, tout en conservant les avantages du cmos, d'apporter le gain de performance necessaire. Le projet auriga developpe au sein de la societe bull concernant la realisation d'une machine multiprocesseur a donne l'occasion de concevoir une memoire bicmos basee sur une circuiterie innovante etudiee et validee par simulation electrique sur les schemas extraits du dessin reel. Cette ram a ete integree dans l'environnement d'un cache performant. Une fois cette memoire bicmos concue, il est possible de la comparer avec une memoire cmos de meme type et ainsi de determiner si le choix de la technologie bicmos est judicieux. Le resultat de cette comparaison prouve finalement que le procede bicmos n'apporte pas d'ameliorations notables dans le cache etudie