Abstract FR:

Cette these traite de l'implantation sous forme de circuit integre vlsi cmos d'une fonction de traitement de signal utilisee en particulier dans les radars et les sonars: la fonction de correlation. Apres une breve introduction de la fonction, l'integration vlsi est abordee par la presentation de differentes architectures possibles. En cherchant a implanter directement la fonction mathematique, on arrive a une architecture classique a base d'additionneurs, qui, si elle a l'avantage d'etre facile a implanter, a cependant les defauts d'occuper trop de place et de ne pouvoir tenir la frequence souhaitee. On fait donc evoluer cette ebauche vers une solution ou, en systolisant massivement l'operateur, on augmente, certes, le delai entre l'introduction de la premiere donnee et la sortie du premier resultat, mais ou on obtient ensuite un debit constant des sorties: le circuit devient pipe-line avec une frequence de travail beaucoup plus elevee. Cette architecture est ensuite developpee en detail, en tenant compte en particulier, des problemes de test et du chainage possible de circuits. La deuxieme partie decrit la bibliotheque qui a ete developpee pour le circuit en technologie cmos. Toutes les caracteristiques (dessins de masques, caracteristiques electriques et logique comportementale) sont fournies, permettant ainsi une utilisation dans d'autres circuits. Enfin l'implantation physique est detaillee: le circuit lui-meme, ainsi que son implantation dans un boitier 64 broches dip