Parallelisation de code et architectures superscalaires a controle statique
Institution:
Paris 6Disciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
La comprehension fine des phenomenes mis en jeu dans l'execution superscalaire est difficile, parce qu'elle necessite de faire intervenir les concepts et techniques de trois domaines habituellement separes : compilation / parallelisation automatique, ordonnancement / recherche operationnelle, architecture des calculateurs / technologie d'implementation. Dans cette these, nous commencons par rassembler et mettre en relation les elements pertinents de ces trois domaines, afin d'isoler les principes actifs de l'execution superscalaire. Cette connaissance est alors appliquee a la conception d'une architecture baptisee stacs (static control superscalar), dont une implementation est en cours au laboratoire masi. Mots cles : architecture des calculateurs, processeurs superscalaires, ordonnancement de code, propriete polycyclique, memoires paralleles, systemes memoire premiers, parallelisation automatique, supercompilation.