Abstract FR:

Cette these presente le projet osys: outil de synthese et de specifications developpe grace a un generateur d'environnements de programmation appele centaur, concu par l'inria a sophia-antipolis, france. Osys accepte une description algorithmique d'un circuit en vhdl, et genere des structures sur une librairie de composants generiques. Les fichiers generes par l'outil sont en vhdl et permettent a l'utilisateur de simuler sa description a chaque etape. Osys montre comment il est possible d'implanter rapidement de nouveaux algorithmes d'ordonnancement et d'allocation des ressources, et ainsi de prototyper le circuit en un temps raisonnable