Abstract FR:

Aujourd'hui les vitesses de traitements des micro-processeurs remettent en cause le developpement d'architectures de systemes electroniques dedies a une application specifique notamment pour la simulation des algorithmes neuronaux ou le traitement d'image en temps reel. Il est necessaire de pouvoir juger scientifiquement de la validite de tels systemes face aux micro-processeurs. Dans une premiere partie nous presentons une methodologie originale d'evaluation des architectures des systemes electroniques pour la simulation des reseaux de neurones qui permet d'analyser finement les concepts architecturaux mis en oeuvre et leur validite dans le domaine concerne. Nous validons et demontrons la pertinence de cette methodologie en l'appliquant a plusieurs modeles neuronaux (pmc et rbf) et en l'appliquant a plusieurs architectures specifiques (zisc), specialisees (cnaps) et generalistes (sparc et pentium). Mais une faible latence de simulation n'est pas la seule contrainte qui peut etre imposee a un systeme electronique : des contraintes spatiales, des contraintes de consommation et des contraintes de debit d'entrees-sorties interviennent lors de la realisation de systemes embarques. Pour les contraintes de surface et de consommation, il apparait que les micro-processeurs sont inadequats. Dans une deuxieme partie nous presentons maharadja, une architecture electronique originale satisfaisant aux contraintes des systemes embarques et a la simulation des reseaux de neurones en temps reel, qui constitue le coeur d'une retine connexionniste.