Abstract FR:

Le memoire traite de la difficulte de conception des circuits integres microniques et submicroniques, l'accent etant mis tout particulierement sur les problemes de surete de fonctionnemnt lies a l'occurence de fautes provoquees lors de la circulation de courants de substrat. L'originalite de cette etude reside dans le fait que chaque probleme phenomene physique etudie et les solutions permettant de la pallier sont illustres de cas reels rencontres sur des circuits du commerce. De plus, pour les necessites des differentes analyses physiques realisees, une etude theorique des caracteristiques dynamiques de la technologie cmos a ete menee a bien. Ainsi, une modelisation de l'initialisation interne du latch-up met en evidence l'etroite relation de ce phenomene avec les proprietes dynamiques du circuit