Abstract FR:

La conception de circuits vlsi aux performances ambitieuses en terme de performance et de densite d'integration, tels ceux realises pour la serie des processeurs bull dps 7000, a necessite la mise au point d'une methodologie de conception ou, entre autres, l'optimisation du trace joue un role strategique. L'examen de cette methodologie et de l'ensemble des outils cao qui permettent sa mise en oeuvre, a souleve des problemes auxquels des techniques de compactage apportent une solution. Dans ce travail, le compactage n'est pas reduit au role classique de reducteur des dimensions du circuit, mais est considere comme un processus d'optimisation (multi-criteres) du trace en respectant sa topologie initiale. Trois problemes ont particulierement attire notre attention. La coherence topologique du plan de masse du circuit doit etre maintenue au cours de son elaboration et de son assemblage. La taille des canaux de routage, traces lors de cet assemblage, doit etre minimisee tout en prenant en compte la qualite du trace des interconnexions (nombre de coudes et longueur). Enfin, l'importance du probleme de migration technologique rencontre a travers l'evolution des procedes de fabrication de circuits sub-microniques, a rendu insuffisante la methode, initialement retenue, de conception symbolique au lambda. La realisation d'un outil specialement destine a aider le concepteur dans cette tache s'est avere necessaire. Apres une etude theorique des principaux algorithmes de compactage mono-dimensionnel, sont exposes le contexte d'utilisation de chaque compacteur, contexte ayant guide le choix de l'algorithme de base. Un compactage base sur un graphe de contraintes s'est impose dans chaque cas. Les ameliorations et adaptations de l'algorithme, necessaires pour l'adapter au cas reel rencontre, sont egalement etudiees. Enfin, on s'est attache a la description de l'architecture de l'outil et de la modelisation des donnees, etapes cruciales dans la realisation d'un outil operationnel dans un environnement industriel