Abstract FR:

Cette these est constituee de deux parties distinctes, chacune abordant le probleme d'evaluation de performance des ordinateurs de type pc sous un aspect different. La premiere partie propose une methode de simulation de la hierarchie memoire des architectures a base de microprocesseur pentium. La simulation du processeur est evitee en le remplacant par une trace specifique d'execution du benchmark, qui permet de restituer lors de la simulation le comportement qu'aurait eu le pentium dans l'architecture modelisee. La trace specifique est derivee de la trace bus du pentium, recueillie pendant l'execution du benchmark a l'aide d'un analyseur logique. La methode a ete mise en uvre sous forme d'un programme d'extraction des traces specifiques et d'un simulateur configurable a evenements discrets. La deuxieme partie presente une methode d'evaluation et d'analyse de performance de systemes utilisant des microprocesseurs a execution non ordonnee (comme le pentium pro et pentium ii), composes de dispositifs dont la structure interne precise est inconnue. Le but de la methode est de fournir une approche systematique pour la detection des problemes d'ajustement de l'architecture materielle par rapport aux benchmarks executes. La methode proposee se base uniquement sur des mesures materielles de fonctionnement de l'architecture pendant l'execution des benchmarks. Elle s'applique a une classe d'architectures conformes au modele propose, qui ne garde de la structure initiale que les aspects importants pour l'evaluation et l'analyse de performance. Le modele des architectures etudiees decrit le systeme sous forme d'un ensemble d'agents (de maitres et d'esclaves) relies par des canaux de communication. Les canaux de communication representent les seuls points observables du systeme, leurs protocoles sont connus. La validation de la methode se poursuit dans le cadre d'une etude des bus de pc actuels.