Abstract FR:

Dans cette these est etudiee la maniere dont les methodes de la tolerance aux fautes (defauts de fabrication generateurs de pannes) parviennent a augmenter le rendement a la fabrication des circuits integres vlsi, ulsi et wsi. Ces circuits ont, en effet, des rendements de fabrication d'autant plus faibles que leur surface est importante. Cette tolerance aux fautes est mise en uvre par l'adjonction de surface redondante et de structures de configuration, qui visent a deconnecter les parties defaillantes des circuits, et a connecter a leur place les parties non defaillantes prevues a cet effet. Notre etude, qui est statistique, determine le montant et la repartition optimaux de la surface redondante quant au rendement, pour deux types d'architecture: un processeur de traitement de signal ulsi semi-regulier, et un convolueur wsi a deux niveaux de regularite. Dans le second cas, une approche hierarchique de la tolerance aux fautes a deux niveaux est consideree. Nous montrons comment le choix des strategies et algorithmes de configuration determine les montants et repartition optimaux de la redondance