Abstract FR:

Differentes approches du parallelisme sont suivies aujourd'hui, tant pour depasser les performances des calculateurs classiques que pour aborder certains problemes ou l'emergence d'une solution est l'aboutissement d'un processus collectif. Ces recherches concernent les reseaux de neurones formels, par le parallelisme qui les caracterise, leur principe de controle et leurs domaines d'application. Cette discipline connait actuellement un essor important, grace a l'evolution des algorithmes d'apprentissage apres un demi siecle de recherches pluridisciplinaires, et aux possibilites d'integration de tels automates par les technologies actuelles. Cette etude presente un circuit integre digital semi-parallele, modulaire et reconfigurable, pouvant prendre place dans diverses architectures de machines pour effectuer des simulations de reseaux de neurones. Dans le but de faciliter l'interfacage avec un large ensemble de calculateurs, la technologie employee reste classique (cellules precaracterisees cmos). Les divers modes de controle du circuit permettent d'alleger dans une certaine mesure la tache du systeme hote, pour obtenir une amelioration significative des performances par rapport aux ordinateurs sequentiels. Plusieurs types d'utilisation du circuit sont envisageables, depuis des applications dediees optimisees ou les parametres du reseau de neurones sont figes, jusqu'a des machines neuronales d'usage general sur lesquelles il est possible de simuler une grande variete d'architectures de reseaux de neurones, avec differents algorithmes de resolutions et d'apprentissage, et une certaine liberte concernant les caracteristiques des coefficients. L'exploitation de ce circuit, en particulier avec le developpement d'outils logiciels pour le mettre en oeuvre, contribuera a mieux cerner certains points cle des architectures materielles pour la simulation des reseaux de neurones et ameliorer les generations suivan