Abstract FR:

Le coprocesseur rapid (relational access processor for intelligent data) presente dans cette these est un processeur parallele realise en un ou plusieurs composants vlsi. Il est specialise pour les operations d'interrogation de bases de donnees. Les operations de bases de donnees s'executent directement (sans compilation prealable). Le coprocesseur possede un controle cable. L'introduction de ce coprocesseur dans un systeme sgbd se fait de facon simple et ameliore de facon significative les performances du systeme jusqu'a des puissances tres elevees du processeur general. La these porte principalement sur la conception fonctionnelle du circuit du coprocesseur. Le coprocesseur est compose d'un grand nombre de processeurs elementaires identiques ainsi que d'un module de resolution. Les pes realisent des comparaisons en parallele et le module de resolution effectue les resolution en fonction des besoins des operations de bases de donnees. La these presente essentiellement le sequencement, l'ensemble du mecanisme de resolution, les autres elements principaux, le protocole d'echange avec l'exterieur et le jeu d'instruction du coprocesseur. Le travail represente ici a debouche sur la realisation d'une version du coprocesseur destinee aux operations relationnelles etendues. Le coprocesseur supporte des operations sur les relations de tailles quelconque grace a l'utilisation du hachage dans les couches logicielles qui lui sont associees. En particulier, nous avons presente les algorithmes externes de tri et d'agregat. Les perspectives futures tant au niveau des performances qu'au niveau de la fonctionnalite du coprocesseur sont egalement abordes dans la these