Étude critique et optimisation d'un système d'acquisition analogique-numérique rapide à hautes performances
Institution:
Paris 11Disciplines:
Directors:
Abstract EN:
This work deals principally with the question of High speed Analog Data Acquisition·. We constructed an Acquisition System based on 2 cascaded A/D converters (each with a capacity of 50 MHz-8 bits), with a sample rate of 100 MHz, a total accuracy of 8 bits, and a memory of 8 K-bytes. This system has a number of different functions, for example the "burst function" which consists in encoding only certain parts of the input signal or, for example, a function that permits the advance programming of the total volume of the acquisition memory·. The ensemble is subsequently connected to a computer, specifically tailored for the system (IN11O). In addition, v1e investigated the possibility of a high-speed sample-and-hold circuit, constructed in order to be connected to the input of the Acquisition System. This circuit was designed to be more performant than that which would have been strictly necessary for the connection. The system was designed to obtain a sample rate of 120 MHz with a corresponding accuracy of 12 bits. The study of the entire system (the sample-and-hold circuit in conjunction with the Analog Data Acquisition System), thus allowed for the development of new structures that made optimal use of the avail technology.
Abstract FR:
Il s'agissait de répondre à un certain cahier des charges : concevoir et réaliser un système d'acquisition A/N rapide possédant une fréquence d'échantillonnage de 100 MHz, une résolution de 8 bits et une capacité mémoire total de 8 K octets·. Pour cela, nous avons utilisé deux convertisseurs flash 50 MHz-8 bits disposés en bascules, chacun connecté à une carte mémoire de 4 K octets. Deux cartes logiques (ECL et TTL) gèrent le fonctionnement d’ensemble ainsi que le transfert des données vers le calculateur IN11O. Le système ainsi architecturé possède donc 6 cartes électroniques. Doté de nombreuses fonctions, il permet en outre de ne coder que certaines parties temporelles d'un signal ("burst") et de fixer à l'avance le volume mémoire total de l'acquisition·. Dans un souci d'amélioration, nous avons développé par la suite, à l'aide du simulateur CIRCEC, un circuit Echantillonneur-bloqueur pouvant se placer en tête de notre système. L'ensemble de ce travail nous permit ainsi d'élaborer de nouvelles architectures globalement optimisées pour les technologies employées.