Le microprocesseur f-risc : architecture haut niveau et environnement de programmation
Institution:
Paris 6Disciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
Une nouvelle architecture modulaire de type risc est developpee sur la base d'un jeu d'instructions a faible contenu semantique. Les specifications d'un premier microprocesseur issu de cette architecture et destine aux applications embarquees conduisent a la conception d'un circuit de complexite moderee. Ce processeur d'architecture externe de type harvard se compose en interne d'une unite centrale couplee a un processeur flottant simple precision par l'intermediaire d'un bus normalise. Le cur de type risc 32 bits muni d'un pipeline d'instructions a trois etages offre une architecture interne a piles comprenant plusieurs registres. L'etude de faisabilite debute par la traduction des specifications dans un langage de description hardware. Sous cette forme, les specifications servent de reference fonctionnelle pour le reste du processus de conception. Elles permettent d'obtenir directement un simulateur comportemental dont l'utilisation pour affiner l'architecture interne se revele primordiale. Un autre simulateur, architectural, plus rapide et destine au developpement d'outils logiciels est ecrit en langage c. Il regroupe une bibliotheque et des programmes d'interface dont certains font appel au systeme de fenetrage x window pour rendre plus convivial le dialogue homme machine. Developpes en parallele, les outils de developpement logiciel comprennent un assembleur muni d'une capacite limitee d'optimisation, un compilateur c de conception classique, un noyau forth destine a la realisation de petits systemes informatiques autour du processeur