Abstract FR:

L'emergence des algorithmes de codage d'images animees de la famille mpeg conduit a etudier des systemes pouvant realiser les operations de decodage en temps reel pour des applications de video interactive. L'etude des techniques de codage mises en uvre dans les algorithmes mpeg permet de classer les taches qui doivent etre realisees lors du decodage. Une etude des differentes architectures de machines susceptibles d'etre utilisees dans un systeme de decodage permet de definir l'architecture type d'un circuit de decodage adapte a ces algorithmes. Un tel circuit apparait comme l'element cle d'un systeme multimedia. Un certain nombre de fonctionnalites interactives pouvant etre integrees dans le systeme sont presentees dans le cadre de l'etude generale du systeme. On etudie plus particulierement l'interaction entre le decodage et l'affichage. Une etude detaillee du module d'affichage developpe pour le decodeur diva1 du lep permet de quantifier cette interaction en fonction des environnements video cibles. L'analyse systeme effectuee permet de definir les caracteristiques d'un decodeur video generique (niveaux de versatilite et de programmation de chaque unite). L'etude d'un tel systeme de decodage necessite une verification fonctionnelle et une estimation des performances globales. Deux methodes de modelisation sont presentees. La premiere correspond a une validation structurelle simple de l'architecture dans laquelle on souhaite uniquement verifier les performances d'une architecture precise. Or la mise au point de systemes distribues melangeant des unites specialisees et des unites programmables impose d'etudier plusieurs strategies au niveau de la distribution des taches entre les unites de l'evaluation du temps d'execution de celles-ci et du controle local et global du decodage. La deuxieme methode presentee s'inspire des methodes de synthese de circuits et de codesign. En separant la description algorithmique de la modelisation architecturale, elle permet de comparer des alternatives architecturales sur une meme description algorithmique et des alternatives algorithmiques (programmes, jeu d'instructions) sur une meme architecture