Abstract FR:

Alpha est un langage cree pour concevoir ou programmer des architectures paralleles synchrones. A partir de la specification d'un algorithme recurrent, le concepteur applique des transformations de programmes qui raffinent de plus en plus la description pour obtenir une architecture de niveau transfert de registre (rtl). La modelisation rtl de l'architecture est effectuee avec alphard, un sous-ensemble structure d'alpha, qui permet de decrire une architecture en conservant les informations de regularite. La description alphard peut ensuite etre traduite en materiel. En particulier, un traducteur vers le langage vhdl a ete realise. Il permet de synthetiser et simuler avec des outils de conception rtl classiques, une architecture derivee dans l'environnement alpha. La methodologie a ete experimentee sur quelques exemples montrant sa faisabilite. Des gains de temps ont ete obtenus lors de la synthese avec les outils generalistes en exploitant les informations de regularite du code vhdl.