Abstract FR:

Cette these a pour but de mettre en oeuvre un processus quasi-systolique gapp de chez ncr, organise en matrice de processeurs elementaires bit-serie et fonctionnant en mode simd, dans une chaine de traitement d'images orientees temps reel. Presentation des modelisations, des simulations et des evaluations du fonctionnement des entrees sorties de ce processeur permettant de l'utiliser au maximum de ses possibilites en fonction de l'application visee.