Abstract FR:

Cette etude presente l'elaboration et la mise en uvre d'une methode de generation automatique de machines sequentielles autotestables en ligne et hors ligne pour la conception de circuits integres specifiques compiles. Dans un premier temps, nous passons en revue les principales methodes existantes de test et d'autotest en ligne et hors ligne, ainsi que les differentes structures d'automates synchrones. Une rapide analyse nous conduit a opter pour des machines a base de memoire morte et possedant un mecanisme unique pour les deux tests, base sur le test en ligne. Celui-ci est charge de controler en permanence la coherence des informations relatives a l'etat present tout aussi bien que la conformite de la transition franchie. Pour ce faire, nous adoptons un type de graphes particulier, a qualificateurs de transitions uniques de type produit. Le test proprement dit, fait appel a un codage de nature recurrente, dit a redondance distribuee, qui a la particularite d'etre peu encombrant car sans codage explicite des etats. Son taux de confiance est evalue pour differentes classes de defaillances materielles. Une mise en uvre de la methode est ensuite presentee et un interfacage unifie des points d'entree et de sortie du generateur, utilisant le langage vhdl, est propose