Conception et realisation d'un compilateur fortran pour des architectures paralleles munies d'une memoire virtuelle partagee
Institution:
Rennes 1Disciplines:
Directors:
Abstract EN:
Pas de résumé disponible.
Abstract FR:
Les machines paralleles a memoire distribuee apparaissent depuis quelques annees comme une solution interessante pour construire les architectures massivement paralleles. Cependant, le modele de programmation, tres different des modeles habituels, necessite un effort important de l'utilisateur pour developper ses programmes. Pour cette raison, la conception d'environnements de programmation pour architectures paralleles a memoire distribuee est devenue un theme de recherche important. Une memoire virtuelle partagee (mvp) est l'une des solutions possibles pour faciliter l'exploitation de ces machines. Une mvp offre un espace d'adressage global, resolvant ainsi les problemes de l'acces global aux donnees. Nous avons etudie, pendant cette these, les problemes de generation de code pour architectures paralleles munies de mvp. Cette etude a ete realisee a travers la conception et la realisation d'un compilateur fortran, fortran-s, permettant la parallelisation d'applications numeriques. Le prototype a permis de valider cette approche sur un ensemble varie d'applications numeriques executees sur les machines paralleles ipsc/2 et paragon x/ps munies de mvp, ainsi que sur la machine ksr-1. A partir des resultats experimentaux, nous avons propose des optimisations pour aider le compilateur a generer un code plus efficace pour les machines munies de mvp. Nous avons propose, notamment, un algorithme pour ameliorer le placement statique des synchronisations