Abstract FR:

Dans la technologie etudiee le dopage des zones actives des transistors misfet/inp est realise par implantation de si. La grille sert de masque a cette implantation et assure l'autoalignement des zones de source et drain. L'activation des impuretes de si a 750#oc oblige a recourir a un metal refractaire de grille. Trois points ont ete etudies: 1) le dielectrique de grille (sio#2). Les depots sont realises par uvcvd ou pyrolyse flash. L'influence des conditions de depot et celle de traitements thermiques sur les films ont ete etudiees par spectrometrie infra-rouge, ellipsometrie spectroscopique et mesures electriques c(v) de diodes mis. Les dielectriques fabriques a basse temperature sont proches en composition de l'acide disilicique (h#2si#2o#5). Deux niveaux de pieges d'interface ont ete observes a e#c-0,4 ev (antisites in#p) pour les films uvcvd et a e#c-0,2 ev (lacunes v#p) pour les silices flash, 2) le metal de grille. Les films de wn#x sont deposes par pulverisation. Les grilles sont fabriquees soit par lift-off, soit par gravure ionique reactive en plasma de sf#6. Elles presentent une bonne tenue mecanique lors de recuits a haute temperature grace a un ajustement de la puissance de depot, mais leur resistivite est elevee (400 micro-ohm. Cm) necessitant un epaississement d'or, 3) la realisation de transistors auto-alignes. Les composants sont des transistors a desertion ou a accumulation. Ils sont caracterises par une transconductance plus faible qu'attendue (g#m=40 ms/mm avec sio#2 flash, et g#m=20 ms/mm avec sio#2 uvcvd), et une derive de la tension de seuil tres prometteuse dans le cas des depots uvcvd. Une frequence de transition de 3,9 ghz a ete mesuree sur des composants a desertion. Le procede d'auto-alignement a permis la diminution de la capacite c#g#s a 0,8 pf/mm (l#g=2 microns)