Abstract FR:

Le but de cette these est la conception et la realisation d'un circuit integre, baptise sysneuro, dedie aux calculs neuronaux et plus particulierement au modele neuronal appele : machine parite pour resoudre des problemes de detection embarquee ou portable. Ce choix a ete guide par la simplicite d'implementation vlsi du modele neuronal qui utilise une couche unique d'unites logiques a seuil suivi de la fonction parite. Les resultats de simulation ont confirme que de telles machines peuvent etre efficacement utilisees pour des problemes de detection selective des gaz ou de detection d'hypovigilence du conducteur d'automobile. Nous avons montre que les exigences en terme de precision et en nombre d'unites dependent de l'application traitee. Ce probleme a ete particulierement pris en compte en proposant une architecture systolique flexible capable de supporter des precisions variables de 4,8 ou 16 bits sur les poids synaptiques ainsi que des tailles de reseaux configurables. Sur la base de cette architecture, un prototype a ete fabrique avec succes en technologie cmos 0. 7 m integrant 20. 000 portes et occupant une surface silicium de 13. 70 mm#2. L'unite arithmetique de chaque processeur utilise principalement un multiplieur serie parallele innovant combinant les deux algorithmes de braun et de baugh-wooley. Afin d'optimiser la surface silicium de ce multiplieur, le dessin des masques a ete realise en utilisant la technique full custom. Le prototype fabrique presente une densite de portes tres elevee correspondant a 1532 portes/mm#2 en technologie cmos 1. 0 m. Notre souci d'augmenter le nombre de neurones integres dans sysneuro nous a amene a explorer la voie d'assemblage 3d. Un prototype 3d, baptise sysneuro 3d, a ete realise comprenant 12 puces sysneuro et occupant un volume de (l l h) = (2. 2 2. 3 0. 78) cm#3. L'etude des performances du circuit 3d, en terme de nombre de neurone et de synapse et en terme de vitesse exprimee en gcpps, montrent un gain, encourageant, d'un facteur de 12 par rapport a un seul composant sysneuro monte sur un boitier standard clcc68, et un gain de 3 par rapport a une solution mcm contenant 4 puces sysneuro.