Abstract FR:

Les turbo codes convolutifs, inventes en 1992 a l'enstbr par c. Berrou et al. , sont des codes correcteurs d'erreurs dont le pouvoir de correction avoisine la limite theorique de shannon. Leurs excellentes performances et la faible complexite des decodeurs correspondants ont incite r. Pyndiah et al. A transposer les concepts novateurs du turbo decodage des codes convolutifs a de puissants codes en blocs concatenes, les codes produits. En 1994 a l'enstbr, r. Pyndiah a propose un algorithme de turbo decodage des codes produits dont les performances en terme de taux d'erreurs binaires se sont averees comparables a celle des turbo codes convolutifs, voire meilleures pour les rendements de codage eleves (>0,7). Cette these traite de l'integration sur silicium de cet algorithme de turbo decodage des codes produits. Nous proposons deux architectures pour implanter le circuit. La premiere est une structure modulaire dans laquelle les donnees sont traitees sequentiellement. La seconde s'apparente a une machine dite de von neumann et permet de traiter les donnees sequentiellement ou par blocs. Les avantages et inconvenients de chaque solution - en termes de debit, de latence et de taille des memoires utilisees - sont discutes dans l'etude. Nous abordons ensuite la conception de l'unite de decodage pour des codes produits construits a partir de codes bch. Les surfaces de silicium obtenues, bien que relativement importantes, permettent de conclure a l'integrabilite de l'algorithme. Nous proposons alors differentes solutions pour reduire de pres de 60% la surface de l'unite de decodage sans degrader significativement les performances du circuit. Ces resultats, concretises par la realisation d'un premier prototype de turbo decodeur sur circuit fpga xilinx, font des turbo codes en blocs une alternative seduisante aux solutions retenues jusqu'alors pour les transmissions numeriques necessitant une forte efficacite spectrale et un tres faible taux d'erreurs.