Abstract FR:

Cette these porte sur l'etude et la conception d'un reseau de communication pour un systeme multiprocesseurs destine a supporter des applications qui necessitent des tres hautes performances en terme de debit et de latence. L'etude porte plus precisement sur l'architecture du reseau de communication, la definition de l'interface entre ses composantes materielle et logicielle (l'adaptateur reseau et son pilote) ainsi que l'implementation physique du circuit vlsi realisant l'adaptateur reseau. Cette etude s'est deroulee au sein de la compagnie bull dans le cadre du projet europeen jessi ae-82. Le cadre de l'etude a ete definie par: l'utilisation de la machine escala comme nud de traitement, qui est une machine multiprocesseur symetrique developpee par la compagnie bull. Elle est basee sur les processeurs risc de la famille powerpc. Le systeme, appele mississippi, se presente comme un systeme multinuds a memoire distribuee utilisant le modele de communication a passage de messages. L'utilisation de la liaison serie hsl qui est une liaison point a point bidirectionnelle, developpee a bull, dont le debit potentiel est de 1 gigabits/s. Les applications ciblees sont celles qui realisent des traitements transactionnels sur des grosses bases de donnees (le distributed lock manager d'oracle parallel server par exemple). Ces applications generent un tres grand trafic de messages courts entre les differents nuds du systeme. Elles necessitent de tres hautes performances en terme de debit et de latence. Pour atteindre notre objectif, cinq principes de base ont ete mis en uvre: des primitives de transfert non bloquantes au niveau applicatif. Court-circuiter les couches logicielles standard de communication (tcp/ip) et donner un role important a l'adaptateur reseau pour les taches de communication. Un protocole de communication de type data-pull execute sous le controle du recepteur et qui assure un controle de flux prealable au transfert des donnees. Des lectures dans la memoire physique du nud distant a travers une correspondance entre les zones memoires source et destination des donnees a transferer. Un support materiel et logiciel pour assurer un parallelisme de communication entre les differents nuds du systeme ainsi que l'integration de huit liaisons serie dans l'adaptateur reseau. Nous avons developpe le circuit vlsi realisant la fonction d'adaptateur reseau et son pilote logiciel. Ce reseau, appele isl, a ete utilise pour executer des echanges de messages entre plusieurs nuds escala. Ceci nous a permis de valider les differents choix d'architecture et les principes de base que nous avons adoptes. Les evaluations de performance montrent que le reseau isl supporte efficacement l'aspect multiprocesseurs et multitaches des nuds escala. Contrairement a d'autres systemes multiprocesseurs, ce n'est plus le reseau de communication inter-nuds qui constitue le goulot d'etranglement mais ce sont les bus systemes de chacun des nuds constituant le systeme