Abstract FR:

Apres un historique des differents modeles de rendement connus a ce jour, nous developpons les grands themes de recherche dans ce domaine: utilisation de la redondance, integration a grande echelle, et optimisation du dessin. Nous decrivons ensuite le simulateur de rendement que nous avons developpe, fonde sur la methode des aires critiques. Il nous a permis de comparer les sensibilites aux defauts de circuits fabriques dans des technologies cmos differentes, ou concus differemment dans une meme technologie cmos. A meme methode de conception et en technologies differentes, nous avons montre que l'on pouvait deduire les nombres de fautes d'une technologie a partir des nombres de fautes d'une autre technologie, les regles de dessin de chacune etant connues. A technologie constante, nous avons montre que la conception pre-caracterisee est environ deux fois moins sensible aux defauts que la conception pre-diffusee. Nous abordons enfin l'etude experimentale de rendements de test final. L'application du modele binomial negatif generalise (bng) nous a permis d'extraire les parametres essentiels de fabrication et de conception comme le rendement procede, le nombre moyen de fautes par puce, et la dispersion spatiale de ces fautes. Une tres bonne correlation entre parametres statistiques et valeurs experimentales depuis plus d'une annee a confirme la validite du modele. Nous avons egalement compare, a l'aide du modele bng, le nombre moyen de fautes par puce sur une memoire sram et sur un circuit logique, fabriques au meme moment dans la meme ligne, durant une annee de production. La remarquable similitude des courbes, pour les deux produits, identique que l'aire critique moyenne est un bon parametre pour estimer la sensibilite aux defauts. Plus important, cette etude demontre que l'on peut prevoir le rendement de n'importe quel circuit dans une technologie donnee, en connaissant le rendement d'un circ