Abstract FR:

Diminuer la puissance consommée par les circuits intègres devient une des priorités majeures des concepteurs de systèmes électroniques numériques. Les dernières technologies électroniques offrent des transistors de plus en plus petits et nécessitent une tension d'alimentation de plus en plus faible, ce qui va tout à fait dans le sens de la réduction de la consommation. Le problème vient du fait que les applications sont de plus en plus gourmandes en puissance de calcul et en fonctionnalités, engendrant des tailles de circuit et des fréquences de fonctionnement très élevées. Malgré les progrès technologiques, la tendance générale est donc vers une augmentation de la puissance consommée des circuits. Les circuits du type fpga (field programmable gate array) sont de plus en plus utilises pour le prototypage ou la fabrication en petites séries de systèmes électroniques numériques. Leur principal avantage est avant tout leur programmable. Les dernières familles de fpga ont atteint des niveaux de complexité et performances tels qu'il devient possible de valider rapidement un système électronique numérique intégrant quelques millions de portes et fonctionnant à quelques dizaines de mhz. Le but de ce travail a été d'élaborer un modèle de consommation de puissance propre aux fpga et de proposer des méthodes d'optimisation au niveau circuit et système. Dans un premier temps des mesures exhaustives ont permis de construire un modèle précis de distribution de la consommation de puissance. Dans un deuxième temps une méthode d'optimisation de la consommation a été proposée. Cette méthode, classique par son approche visant à diminuer la tension d'alimentation, s'est révélée particulièrement efficace pour les fpga qui ont un comportement qui dépend non seulement de la carre mais aussi du cube de la tension d'alimentation. Elle a montré qu'il était possible de réduire la consommation tout en gardant un très bon niveau de performances sans augmenter notablement le nombre de portes.